発表のポイント

• AI計算の高効率処理などを可能とする、物理状態の確率的なゆらぎをハードウェアレベルで利用する確率論的コンピューター^（注1）が注目されています。
• 当技術の大規模化に適した、アナログ回路（DAC^（注2））が不要な新回路を提案し、確率動作スピントロニクス^（注3）素子を用いて動作実証しました。
• 大規模かつ省エネ性に優れ、AI推論や組合せ最適化などを高効率に処理するハードウェアの実現に向けた重要な成果です。

概要

AI社会の進展に伴い、複雑なAI計算を省エネで処理するコンピューターの実現への期待が高まっています。物理状態の確率的なゆらぎをハードウェアレベルで利用する確率論的コンピューターはその選択肢として有望視されます。入力信号に応じて0または1をランダムに出力する確率ビット^（注1）（Pビット）は確率論的コンピューターの最重要構成要素です。従来の確率ビットではDACと呼ばれるデジタル信号をアナログ信号に変換するアナログ回路が不可欠でした。このDACは一般に回路面積や消費電力が大きく、確率論的コンピューターの大規模化を図るうえでの弱点でした。

今回、東北大学とカリフォルニア大学サンタバーバラ校の研究チームはDACを不要とする確率ビット回路を提案し、熱で磁化方向が確率的にゆらぐスピントロニクス素子を用いてその動作を実証しました。提案技術のポイントは、デジタル遅延回路を用い、遅延時間を調整することで実質的にDACと等価な機能を実現する点にあります。研究チームは確立した技術を用いて組合せ最適化をオンチップで解くなどして、その有用性を実証しました。本成果は大規模・省エネAI計算機の実現に向けた重要な基盤を提供するものです。

本成果は2025年12月6-10日（米国時間）に米サンフランシスコで開催される学術会議International Electron Devices Meeting: IEDMで発表されました。

研究の背景

AI計算や機械学習、量子多体計算など、膨大な数の可能性を探索する問題が我々の身の回りで増え続けています。これらの問題を解くコンピューターには高い並列性が要求され、この点において従来の決定論的に情報を0か1で表すビットを用いて逐次的に計算を行う決定論的コンピューターは必ずしも効率的ではありません。そこで注目を集めているのが「確率論的コンピューター」です。確率論的コンピューターは物理状態の確率的なゆらぎをハードウェアレベルで利用して確率的に0または1を出力する「確率ビット（Pビット）」で構成され、多数の状態を並列的に探索します。確率論的コンピューターはGPU等の汎用コンピューターよりも高効率に動作する可能性があり、また現行の半導体集積回路製造技術との親和性も高く、次世代計算基盤として期待されています。

しかし、これまで提案されていた確率ビット（図1(a)）には一つ弱点がありました。0/1の出力確率を制御するための入力信号がアナログであり、このための専用のDACが必要であるという点です。DACは面積が大きく消費電力も高いため、数千以上の規模のネットワークを構築しようとするとボトルネックになります。DACの使用を避けるために他のアナログナノデバイスを併用する可能性もありますが、複数のナノデバイス技術を同時に成熟させる必要があり、近未来の実現は容易ではありません。そのため、アナログ回路を使わずに確率ビットを制御する「完全デジタル方式」が求められていました。

今回の取り組み

今回、東北大学電気通信研究所の深見俊輔教授、金井駿准教授、金子遥南大学院生、大野英男特別栄誉教授らは、カリフォルニア大学サンタバーバラ校のケレム・カムサリ博士らと共同で、完全デジタル方式の確率ビット回路（図1(b)）を提案し、熱ゆらぎで磁化方向が確率的にゆらぐスピントロニクス素子を用いて提案回路の基本動作を実証しました。またこの技術を用いて、従来型のコンピューターが苦手とする複数の等価な解を持つ問題のサンプリングや、オンチップアニーリングによる組合せ最適化の原理実証に成功しました。

提案技術では、単純なデジタル回路を段階的に結合した回路にスピントロニクス素子由来の乱数を入力し、読み取り用のデジタル回路で確率ビットへのデジタル入力に応じた結果を出力します。大規模なアナログ回路なしに確率ビットの0/1の出力確率を連続的に調整できる点がポイントです。さらに、スピントロニクス素子を構成する磁石のある時刻と別時刻での磁化の方向の相関が、2つの時刻の間隔が長くなるほど小さくなることを利用して、デジタル遅延回路の遅延時間を調整することにより、系の擬似的な「温度」を内部パラメータの書き換えなしに制御することにも成功しました。

また、研究チームはスピントロニクス素子の磁化の緩和時間のばらつきや、0と1の出力比の微小な偏りといった実デバイスに不可避な問題を、遅延時間の調整や排他的論理和（XOR）演算により解消できることも明らかにしました（図2）。この結果、複数の性質の異なるデバイス間で統一された入出力特性を得ることができ、これによって拡張性の高い回路設計が可能になりました。

原理実証実験として、今回の提案回路からなる複数の確率ビットを用い、スピングラスのエネルギー最小状態を探索するという組合せ最適化に成功しました（図3）。ここでは遅延回路の遅延時間を変化させることで徐々にネットワークの「温度」を変化させる「オンチップアニーリング」と呼ばれる技術が提案されています。

今後の展開

今回提案されたアナログ回路を不要とする確率ビットは既存の半導体製造技術との互換性に優れ、AI計算、機械学習、組合せ最適化などを高効率に処理するハードウェアとしての応用が期待されます。今後はネットワークの大規模化、デバイス技術の向上を推進し、実用性の高い確率論的コンピューターの実現を目指します。本成果は、大規模拡張性に優れた確率論的コンピューターの社会実装へと近づける重要なステップと言えます。

謝辞

本研究は科学技術振興機構（JST）先端国際共同研究推進事業（ASPIRE）（JPMJAP2322）、同 戦略的創造研究推進事業 さきがけ（JPMJPR21B2）、文部科学省次世代X-NICS半導体創生拠点形成事業（JPJ011438）などの支援の下で行われました。

用語説明

（注1）確率ビット、確率論的コンピューター

確率ビット（Pビット）とは、短時間で0と1の信号を確率的に出力し、かつ各ビットを電気的に相関させられる情報処理の基本単位。確率論的コンピューターは確率ビットを用いて演算を行うコンピューター。

確率ビット（Pビット）とは、短時間で0と1の信号を確率的に出力し、かつ各ビットを電気的に相関させられる情報処理の基本単位。確確率ビットは0と1の重ね合わせ状態を持ち、かつビット間でもつれあい（相関状態）を形成できる量子ビットとは本質的に異なるが一定の類似性があり、確率論的コンピューターは量子コンピューターと並んで新概念コンピューターの一つとして注目されている。1981年にリチャード・ファインマンが行った講演において、量子コンピューターと並んで、確率的な現象を効率的に計算する仕組みとして紹介されている。

（注2）DAC

コンピューターが扱う0と1のデジタル信号を、0から1までの連続したアナログ信号に変換する装置や回路。音楽プレーヤーで音をスピーカーに出す、工場設備を細かく制御するなど、デジタル情報を現実世界の動作に変える役割を担っている。必要な回路点数は要求されるアナログ信号の精度に依存し、低分解能のDACでは数10～数100個のトランジスタ、中～高分解能のDACでは数100～数1000個のトランジスタが必要となる。

（注3）スピントロニクス

物質中の電子が持つ、電気的な性質（電荷）と磁気的な性質（スピン）の両者が介在することで発現する物理現象を理解し、工学的な応用を目指す学術分野。磁性体のN極/S極の向きをデジタル情報の（0,1）の担い手として電気的に制御する、磁気抵抗ランダムアクセスメモリ(MRAM)や、磁場を電気信号に変換する磁気センサー等への応用が代表的。

論文情報

お問合せ先